

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2004年9月16日(16.09.2004)

PCT

(10) 国際公開番号 WO 2004/079907 A1

H03K 5/26, H04L 7/033, H03L 7/08 (51) 国際特許分類7:

(21) 国際出願番号:

PCT/JP2004/002714

(22) 国際出願日:

2004年3月4日(04.03.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

WO W

2003 年3 月4 日 (04.03.2003) JP 特願2003-057261 特願2003-073720 2003年3月18日(18.03.2003)

(71) 出願人(米国を除く全ての指定国について): 日本電 信電話株式会社 (NIPPON TELEGRAPH AND TELE-PHONE CORPORATION) [JP/JP]; 〒1008116 東京都 千代田区大手町2丁目3-1 Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 大友 祐輔 (OTOMO, Yusuke) [JP/JP]; 〒1808585 東京都武蔵野 市緑町3丁目9-11 NTT知的財産センタ内 Tokyo (JP). 野河 正史 (NOGAWA, Masafumi) [JP/JP]; 〒1808585 東京都武蔵野市緑町3丁目9-11 NTT知的財産センタ内 Tokyo (JP).


(74) 代理人: 谷 義一 (TANI, Yoshikazu); 〒1070052 東京都 港区赤坂2丁目6-20 Tokyo (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が 可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE,

[続葉有]

(54) Title: PHASE COMPARISON CIRCUIT AND CDR CIRCUIT

(54) 発明の名称: 位相比較回路およびCDR回路



(57) Abstract: There is provided a CDR circuit mitigating operation speed of a phase comparison circuit and having a stable clock extraction function and data rectifying function even for a high-speed data signal input. The phase comparison circuit operates by a clock signal having a cycle twice as long as a unit time width of the data signal input. In this phase comparison circuit, a phase error signal pulse width indicating the phase difference between the data signal transient point and the clock signal transient point is prolonged by the unit time width of the data signal.

/続葉有/

SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

The state of the s

添付公開書類:

一 国際調査報告書

一 補正書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

明細書

位相比較回路およびCDR回路

5 技術分野

本発明は、データ信号とクロック信号の位相差に応じたパルス幅の位相誤差信号を出力する位相比較回路と、クロック信号とデータ信号の位相同期を行って、データ信号を再生するCDR回路に関する。

10 背景技術

従来、光通信システムにおける受信装置において、受信信号を再生する様々な 回路方式が知られている。CDR (Clock and Data Recovery Circuit) 回路は、 受信したデータ信号からクロック信号を抽出し、位相比較回路を用いて、クロック信号とデータ信号の位相同期を行って、データ信号を再生するための回路方式 である。一方、PLL (Phase Locked Loop Circuit) 回路は、位相周波数比較回路を用いて、電圧制御発信器からのクロック信号を、外部から入力されたクロック信号に同期させるための回路方式である。PLL回路が、クロック信号どうし の周波数比較を行うのに対して、CDR回路は、ランダムなデータ信号とクロック信号との位相比較を行う点で相違する。

CDR回路の位相比較回路は、入力のデータ信号Dinと抽出したクロック信号CKの位相差を、位相誤差信号Errorと基準信号Refのパルス幅の差であらわす回路である。従来の位相比較回路の一例として、ハーフレート型線形位相比較回路が、Jafar Savoj and Behzad Razavi, "A 10-Gb/s CMOS Clock and Data Recovery Circuit with a Half-Rate Linear Phase Detector", IEEE Journal of Solid-state Circuits, vol. 36, No. 5, pp. 761-769, May 2001 に開示されている。

10

25

図1に、従来の位相比較回路を示す。データ信号Dinを2個のラッチ回路L1、L2でラッチする。ラッチ回路L1は、クロック信号CKの立ち上がりエッジでデータ信号Dinをラッチし、ラッチ回路L2はクロック信号CKの立ち下がりエッジでデータ信号Dinをラッチする。排他的論理回路E1は、ラッチ回路L1、L2の出力Q1、Q2の排他的論理和(XOR)を、位相誤差信号Erro.ro.r.として出力する。一方、出力Q1と出力Q2は、各々2個のラッチ回路L3、L4でラッチする。ラッチ回路L3は、クロック信号CKの立ち下がりエッジでラッチし、ラッチ回路L4は、クロック信号CKの立ち上がりエッジでラッチする。排他的論理和回路E2は、ラッチ回路L3、L4の出力Q3、Q4のXORを、基準信号Refとして出力する。

図2に、位相比較回路の動作を示す。位相誤差信号Errorは、データ信号 Dinに遷移があった場合、データ信号の遷移エッジ(図2ではX1と表示)と クロック信号CKの立ち上がり(図2ではY1と表示)との時間差、およびデータ信号の遷移エッジ(図2ではX2と表示)とクロック信号CKの立ち下がりエッジ(図2ではY2と表示)との時間差に相当するパルス幅を有する。基準信号 Refは、データ信号Dinに遷移があった場合、常にクロックCKの立ち下がりから立ち上がりまでの幅(データ周期Tと等しい)のパルスである。クロック信号CKの立ち上がり(または立ち下がり)エッジが、データ信号Dinの中央に位置する所望の位相関係になった時に、位相誤差信号Errorのパルス幅は、基準信号Refのパルス幅の1/2になる。

クロック信号CKの立ち上がりエッジがデータ信号Dinの中央より Δ t (図2では Δ tの最大範囲として \pm 0.5 * Tと表示)だけ前に位置した時、位相誤差信号Errorのパルス幅は、基準信号Refのパルス幅の1/2に対して、 Δ tだけ幅が減少する。クロック信号CKの立ち上がりエッジがデータ信号Dinの中央より Δ tだけ後ろに位置した時、位相誤差信号Errorのパルス幅は、基準信号Refのパルス幅の1/2に対して、 Δ tだけ幅が増加する。

従来の位相比較回路において、排他的論理和回路E1の出力である位相誤差信号Errorは、データ信号Dinの遷移エッジと次のクロック信号CKの遷移エッジとの時間幅を有するパルスである。データ信号Dinの周期がTsec、データ速度が f / 2 H z (クロック信号換算)であるとすると、位相誤差信号Errorのパルス幅は、0.5*T以下となる。従って、回路に要求される動作速度は、周波数換算で最高 f H z 以上となる。すなわち、従来の位相比較回路、およびこれを用いるCDR回路を実現するためには、入力するデータ速度の2倍以上の速度で動作可能な素子を必要とする。

10 発明の開示

5

15

20

本発明の目的は、位相比較回路の動作速度を緩和して、高速なデータ信号入力に対しても安定したクロック抽出機能とデータ整形機能を有するCDR回路を提供することである。

本発明の一実施形態にかかる位相比較回路は、入力されたデータ信号の単位時間幅の2倍の周期を有するクロック信号で動作する。第1のラッチ回路と第2のラッチ回路にデータ信号を入力し、第1のラッチ回路は第1のクロック信号でラッチを行い、第2のラッチ回路は第1のクロック信号の反転クロックである第2のクロック信号でラッチを行う。第1のラッチ回路の出力を第3のラッチ回路に入力し、第2のラッチ回路の出力を第4のラッチ回路に入力し、第3のラッチ回路は第2のクロック信号でラッチを行い、第4のラッチ回路は第1のクロック信号でラッチを行い、第4のラッチ回路の出力との間の排他的論理和を第1の位相誤差信号とし、第1のラッチ回路の出力と第4のラッチ回路の出力との間の排他的論理和を第2の位相誤差信号とする。

他の実施形態にかかる位相比較回路は、第2のラッチ回路の出力を第1の遅延 25 回路に接続し、第1の遅延回路の出力と第3のラッチ回路の出力との間の排他的 論理和を第1の位相誤差信号とし、第1のラッチ回路の出力を第2の遅延回路に 接続し、第2の遅延回路の出力と第4のラッチ回路の出力との間の排他的論理和を第2の位相誤差信号とする。

図面の簡単な説明

- 5 図1は、従来の位相比較回路の回路図。
 - 図2は、従来の位相比較回路の動作を示すタイムチャート。
 - 図3は、本発明の第1の実施形態にかかる位相比較回路の回路図。
 - 図4は、本発明の第1の実施形態にかかる位相比較回路の動作を示すタイムチャート。
- 10 図 5 A 5 C は、第 1 の実施形態にかかる位相比較回路の位相誤差信号と、従来の位相比較回路の位相誤差信号のパルス幅を比較した図。
 - 図6は、本発明の第2の実施形態にかかる位相比較回路の回路図。
 - 図7は、本発明の一実施形態にかかるCDR回路の回路図。
 - 図8は、本発明の第1の実施形態にかかるチャージポンプ回路の回路図。
- 15 図9は、本発明の第2の実施形態にかかるチャージポンプ回路の回路図。

発明を実施するための最良の形態

以下、図面を参照しながら本発明の実施形態について詳細に説明する。

(位相比較回路)

- 20 図3に、本発明の第1の実施形態にかかる位相比較回路を示す。位相比較回路は、4個のラッチ回路L1(第1のラッチ回路)、L2(第2のラッチ回路)、L3(第3のラッチ回路)、L4(第4のラッチ回路)と、3個の排他的論理和回路E1、E2、E3と、2個のAND回路A1、A2とから構成されている。
 - 第1の実施形態にかかる位相比較回路は、データ信号Dinをラッチ回路L1、
- 25 L 2 のデータ端子Dに共通に接続する。ラッチ回路L 1 の出力端子Qを、ラッチ回路L 3 のデータ端子Dおよび排他的論理和回路E 2 の第1の入力端子に接続す

10

15

20

25

る。ラッチ回路L2の出力端子Qを、ラッチ回路L4のデータ端子Dおよび排他的論理和回路E1の第1の入力端子に接続する。ラッチ回路L3の出力端子Qを、排他的論理和回路E1の第2の入力端子および排他的論理和回路E3の第1の入力端子に接続する。ラッチ回路L4の出力端子Qを、排他的論理和回路E2の第2の入力端子および排他的論理和回路E3の第2の入力端子に接続する。排他的論理和回路E1の出力は、位相比較回路の位相誤差信号Error1(第1の位相誤差信号)である。排他的論理和回路E2の出力は、位相比較回路の位相誤差信号(第2の位相誤差信号)である。

排他的論理和回路E3の出力端子を、AND回路A1とAND回路A2の第1の入力端子に共通に接続する。クロック信号CK1(第1のクロック)を、ラッチ回路L1のクロック入力端子Cとラッチ回路L4のクロック入力端子CとAND回路A2の第2の入力端子とに接続する。また、クロック信号CK1の反転クロックであるクロック信号CK2(第2のクロック)を、ラッチ回路L2のクロック入力端子Cとラッチ回路L3のクロック入力端子CとAND回路A1の第2の入力端子Cとラッチ回路L3のクロック入力端子CとAND回路A1の第2の入力端子C接続する。クロック信号CK1およびクロック信号CK2は、データ信号Dinの周期Tの2倍の周期を有するハーフレートクロックである。

図4を参照して、第1の実施形態にかかる位相比較回路の動作を説明する。クロック信号CK1とクロック信号CK2の遷移エッジが、データ信号Dinの中央(データ信号周期Tの中央の時間点)に位置した状態を、「位相が合った」状態と表現する。データ信号Dinの中央から、クロック信号CK1とクロック信号CK2の遷移エッジが外れた時間量を、「位相誤差」と表現する。位相比較器は、位相が合った時の位相誤差信号のパルス幅を基準幅として、位相誤差をそのまま位相誤差信号の基準幅に増減して出力する。排他的論理和回路E1、E2の出力である位相誤差信号Error1、Error2は、データ信号Dinにおいて連続する2つのデータがハイからローに、またはローからハイに遷移した場合に出力される。

15

20

25

また、位相比較器は、排他的論理和回路E3の出力とクロックCK2とが接続されたAND回路A1の出力を基準信号Ref1とし、排他的論理和回路E3の出力とクロックCK1とが接続されたAND回路A2の出力を基準信号Ref2とする。基準信号Ref1,Ref2は、データ信号Dinにおいて連続する2つのデータがハイからローに、またはローからハイに遷移した場合にのみ、クロックCK1の立ち上がりエッジからクロックCK2の立ち上がりエッジまでの時間幅(データ信号周期Tの単位時間幅と等しい)を有するパルスである。

位相比較器は、データ信号Dinをラッチ回路L1において、クロック信号CK1の立ち上がりエッジでラッチする。ラッチ回路L1の出力は、図4の出力q1である。ラッチ回路L1が偶数番のデータのみをラッチするので、(位相誤差が無い場合には)ラッチしたデータの長さは、データ周期Tの1.5倍の幅に伸長される。さらに、データ信号Dinをラッチ回路L2において、クロック信号CK2の立ち上がりエッジでラッチする。ラッチ回路L2の出力は、図4の出力q2である。ラッチ回路L2が奇数番のデータのみをラッチするので、(位相誤差が無い場合には)ラッチしたデータの長さは、データ周期Tの1.5倍の幅に伸長される。

出力 q 1 を、ラッチ回路 L 3 にてクロック C K 2 の立ち上がりエッジでラッチする。ラッチ回路 L 3 の出力 q 3 は、データ信号 D i n の偶数番目のデータを、(位相誤差が無い場合には) T / 2 だけ遅延する。同様に、出力 q 2 を、ラッチ

回路L4にてクロックCK1の立ち上がりエッジでラッチする。ラッチ回路L4の出力q4は、データ信号Dinの奇数番目のデータを、(位相誤差が無い場合には)T/2だけ遅延する。

排他的論理和回路E1において、データ信号Dinのn番目のデータである出力q3とn+1番目(nは偶数)のデータであるq2の排他的論理和である位相誤差信号Error1が得られる。また、排他的論理和回路E2において、データ信号Dinのm番目のデータである出力q4とm+1番目(mは奇数)のデー

夕である出力 q 1 の排他的論理和である位相誤差信号Error2が得られる。 ラッチ回路L1の偶数番目の出力データ幅とラッチ回路L2の奇数番目の出力データ幅が(位相誤差が無い場合には)1.5*Tに伸長されているため、位相誤差信号Error2のパルス幅は、1.5*Tに伸長される。

位相誤差信号Errorlのパルスの立ち上がりは、データ信号Dinの遷移点(図4ではX1と表示)であり、立ち下りは、クロック信号CK1の立ち上がりエッジ(図4ではY1と表示)である。位相誤差信号Error2のパルスの立ち上がりは、データ信号Dinの遷移点(図4ではX2と表示)であり、立ち下りは、クロック信号CK2の立ち上がりエッジ(図4ではY2と表示)である。すなわち、位相誤差信号Error1(位相誤差信号Error2)のパルス幅は、データ信号周期下に、データ信号Dinの遷移点からクロック信号CK1(クロック信号CK2)の立ち上がりエッジまでの時間0.5*T(位相誤差が無い場合)を加えた時間幅となる。

位相誤差信号Errorlと位相誤差信号Error2のパルス幅は、位相誤差が無い場合のパルス幅である1.5*Tを中心として、位相誤差である0.5*Tだけ増減(1.5*T±0.5*T)する。従って、データ信号Dinとクロック信号CK1、CK2の間の位相誤差は、位相誤差信号Errorlと位相誤差信号Errorlと位相誤差信号Error2のパルス幅の変化量として出力される。第1の実施形態によれば、データ信号Dinとグロック信号CK1、CK2の位相誤差が±△tの場合、位相誤差信号のパルス幅を、従来の位相比較回路における0.5*T±△tから1.5*T±△tに伸長することができる。従って、動作速度の遅い素子を用いて、高速な位相比較器を構成することができる。

図5A-5Cを参照して、第1の実施形態にかかる位相比較回路の位相誤差信 25 号と、従来の位相比較回路の位相誤差信号のパルス幅を比較する。図5Aに示し たようにデータ信号Dinとクロック信号CK1、CK2の位相が合った状態で

10

15

20

25

は、第1の実施形態にかかる位相比較回路の位相誤差信号Error1, Error2のパルス幅は、T0(=T+T1)であり、従来の位相比較回路の位相誤差信号Error0パルス幅は、T1である。

しかしながら、図5Bに示したようにクロック信号CK1(CK2)の位相が進んだ場合には、従来の位相比較回路では、信号の立ち上がりと立ち下がりの分だけパルス幅が減少する(図5Bの δ)。さらに、データ信号Dinの位相が進んだ場合には、位相誤差信号Errorが消滅して出力されない場合もある。これに対して、第1の実施形態にかかる位相比較回路においては、例えば、T/4を超え。位相誤差が生じても、位相誤差信号Errorl、Error2は消滅せず、位相誤差を位相誤差信号のパルス幅として表すことができる。

図5 Cに示したようにクロック信号CK1 (CK2)の位相が遅れた場合には、いずれの位相比較回路においても、パルス幅が増大し、位相誤差を位相誤差信号のパルス幅として表すことができる。以上述べたように、第1の実施形態にかかる位相比較回路は、位相誤差信号Errorl、Error2のパルス幅が伸長されているため、信号の立ち上がり時間と立ち下がり時間の影響による誤差が生じにくい。従って、広い範囲の位相誤差に対して、高精度に位相比較を行うことができる。

基準信号Ref1は、ラッチ回路L3の出力q3とラッチ回路L4の出力q4 とに接続された排他的論理和回路E3の出力と、クロック信号CK2とをAND 回路A1に入力して得られた信号である。基準信号Ref2は、排他的論理和回路E3の出力と、クロック信号CK1とをAND回路A2に入力して得られた信号である。基準信号Ref1は、データ信号Dinのn番目のデータとn+1番目(nは偶数)で遷移がある場合にパルスとなる。基準信号Ref2は、データ信号Dinのm番目のデータとm+1番目(mは奇数)で遷移がある場合にパルスとなる。

基準信号Ref1と基準信号Ref2のパルスは、データ信号Dinとクロッ

20

25

ク信号CK1、CK2の位相関係にかかわらずデータ周期Tのパルスである。基準信号Ref1は、位相誤差信号Errorlのパルス幅の増減を判別する基準パルスとなり、基準信号Ref2は、位相誤差信号Error2のパルス幅の増減を判別する基準パルスとなる。

5 第1の実施の形態によれば、ラッチ回路の動作エッジをクロックの立ち上がりエッジとしたが、これを立ち下がりエッジに変更することは容易に類推できる。データ信号Dinの偶数番目または奇数番目という表現は、説明の便宜上、0番を基準に用いたものであり、1番を基準に奇数番目または偶数番目とすることもできる。また、基準信号を基準信号Ref1と基準信号Ref2に分離したが、10 排他的論理和回路E3の出力を基準信号として使用してもよい。さらに、入力されたデータ信号の2倍の周期を有するクロック信号を用いて説明したが、2の倍数の周期を有するクロック信号を用いて、位相誤差信号のパルス幅をさらに伸長して位相誤差を判定してもよい。

図6に、本発明の第2の実施形態にかかる位相比較回路を示す。第1の実施形態にかかる位相比較回路とは、遅延回路D1 (第1の遅延回路)と遅延回路D2 (第2の遅延回路)を具備することが異なる。回路の接続と動作について、第1の実施形態との差異のみを説明する。遅延回路D1の入力端子は、ラッチ回路L2の出力に接続され、遅延回路D1の出力端子は、排他的論理和回路E1の第1の入力端子に接続される。遅延回路D2の入力端子は、ラッチ回路L1の出力に接続され、遅延回路D2の出力端子は、排他的論理和回路E2の第1の入力端子に接続される。

遅延回路D1、D2は、それぞれラッチ回路L2とL1の出力q2、q1を遅延させる。遅延量は、ラッチ回路L3またはラッチ回路L4のクロック信号が遷移して、出力q3、q4が遷移する間の出力遅延時間程度に設定する。この設定により、ラッチ回路L1(ラッチ回路L2)とラッチ回路L3(ラッチ回路L4)の出力の遷移タイミングが一致する。このようにして、位相誤差信号Err

or1、Error2を生成する排他的論理和回路E1、E2の2つの入力端子間の遅延差を補正する。位相誤差信号Error1、Error2の幅を、データ信号Dinとクロック信号CK1、CK2との位相差に近づけることができ、第1の実施形態と比較して、より高い精度の位相比較が可能となる。

5 (CDR回路)

10

15

25

図7に、本発明の一実施形態にかかるCDR回路を示す。CDR回路は、位相比較回路PDと、第1のチャージポンプ回路CP_1と、第2のチャージポンプ回路CP_2と、ループフィルタLOFと、両相単相電圧変換回路DSCと、電圧制御発振回路VCOとから構成されている。位相比較回路PDは、例えば、図3に示した第1の実施形態にかかる位相比較回路であり、データ信号Dinの遷移点とクロック信号CK1の立ち上がりエッジとの間の位相差を表す位相誤差信号Errorlと、データ信号Dinの遷移点とクロック信号CK2の立ち上がりエッジとの間の位相差を表す位相誤差信号Error2とを出力する。また、データ信号Dinにおいて連続する2つのデータが遷移した場合に、クロック信号CK2の立ち上がりエッジからクロック信号CK1の立ち上がりエッジまでの時間幅を有する基準信号Reflと、クロック信号CK1の立ち上がりエッジからクロック信号CK2の立ち上がりエッジからクロック信号CK2の立ち上がりエッジからクロック信号CK2の立ち上がりエッジからクロック信号CK2の立ち上がりエッジネ

なお、図 7 において、 $Dout_1$ は、 $Dout_2$ は、 $Dout_3$ に対応したデータ 信号出力であり、 $Dout_2$ は、 $Dout_4$ に対応したデータ信号出力であり、CKout は、 $Dout_4$ に対応したデータ信号 に対応したデータ信号 に対応したデータ信号 に対応したデータ信号 に対応したデータ信号 に対応したデータ信号 に対応したデータ信号 に対応したデータ信号 に対応したデータ に対応した に対応し

位相誤差信号Error1と基準信号Ref1とを、第1のチャージポンプ回路CP_1に入力し、位相誤差信号Error2と基準信号Ref2とを、第2のチャージポンプ回路CP_2に入力する。チャージポンプ回路CP_1、CP_2は、位相誤差信号がハイの間、信号線vcont+を介してループフィルタLOFに電流を流し込み、信号線vcont-を介してループフィルタLOFか

10

15

20

ら電流を引き出す。また、基準信号がハイの間は、信号線vcontーを介してループフィルタLOFに電流を流し込み、信号線vcont+を介して電流を引き出す。位相誤差信号と基準信号とが共にローの場合は、信号線vcont+およびvcontーのいずれにも電流は流れない。

信号線 v c o n t + および信号線 v c o n t - は、ループフィルタLOFを形成する抵抗 R 1 と抵抗 R 2 の片端に各々接続されている。位相が合った状態では、位相誤差信号がそれぞれハイの期間にループフィルタLOFの容量 C 1 に流れ込む総電荷量と、基準信号がそれぞれハイの期間に容量 C 1 から流れ出る総電 も量とが釣合い、信号線 v c o n t + と v c o n t - 間の電位差は一定に保持される。ここで、位相誤差信号がハイの期間にループフィルタLOFに流れ込む電流をソース電流と呼び、基準信号がハイの期間にループフィルタLOFに流れ込む電流をシンク電流と呼び、基準信号がハイの期間にループフィルタLOFに流れ込む電流をシンク電流と呼ぶ。第1のチャージポンプ回路 C P __1 と第2のチャージポンプ回路 C P __2 のソース電流とシンク電流との電流比は、位相が合った状態で

容量C1を出入りする電荷量を釣り合わせるために、位相誤差信号と基準信号の パルス幅の比の逆数に設定する。すなわち、ソース電流とシンク電流の電流比は、 2:3である。

一方、データ信号Dinの遷移点の中央に対してクロック信号CK1の立ち上がりエッジの位相が遅れている時は、位相誤差信号がハイの期間である幅が広がり、信号線vcont+、vcont-間の電位差がプラス側に増加する。データ信号Dinの遷移点の中央に対してクロック信号CK1の立ち上がりエッジの位相が進んでいる時は、位相誤差信号がハイの期間である幅が狭まり信号線vcont+、vcont-間の電位差がマイナス側に増加する。信号線vcont+、vcont-は、両相単相電圧変換回路DSCに入力される。

両相単相電圧変換回路DSCは、信号線vcont+、vcont-間の電位
 差を、その出力である信号線vcontの電圧レベルに変換する。信号線vcont+、vcont-間の電位差がプラス側に増加すると、出力側の信号線vc

10

15

20

ontの電位は上がり、信号線vcont+、vcontー間の電位差がマイナス側に増加すると出力側の信号線vcontの電位は下がる。位相が合った状態では、信号線vcontの値は一定値となる。信号線vcontは、電圧制御発振回路VCOに接続される。

電圧制御発振回路VCOは、データ周期Tに対して、周波数 f/2(=1/(2*T))近傍の周波数で発振し、クロック信号CK1として出力する。両相単相電圧変換回路DSCから出力される信号線vcontが、高い電圧になると周波数は上がり、信号線vcontが低い電圧になると周波数は下がる。このことにより、クロック信号CK1の立ち上がりエッジが、データ信号Dinow 点の中央に位置するように調整され、クロック信号CF の位相同期を行って、データ信号を再生する。

図8に、本発明の第1の実施形態にかかるチャージポンプ回路を示す。CDR 回路における第1のチャージポンプ回路CP_1および第2のチャージポンプ回路CP_nと BCP_2は、同じ回路であるために、ここではチャージポンプ回路CP_nと 記述する。チャージポンプ回路CP_nは、4つの電流源Ip1、Ip2、In1、In2と、NMOSトランジスタQN1、QN2、QN3、QN4とから構成されている。チャージポンプ回路CP_nの入力である位相誤差信号Error1(位相誤差信号Error2)は、トランジスタQN1のゲート電極に印加されており、位相誤差信号Error1(位相誤差信号Error2)の反転信号は、トランジスタQN2のゲート電極に印加されている。また、基準信号Ref1(基準信号Ref2)は、トランジスタQN3のゲート電極に印加され、基準信号Ref1(基準信号Ref2)の反転信号はトランジスタQN4のゲート電極に印加されている。

トランジスタQN1、QN2のソース電極は、共通の電流源In2の電源VD 25 D側に接続され、トランジスタQN3、QN4のソース電極は、共通の電流源I n1の電源VDD側に接続される。トランジスタQN1、QN3のドレイン電極

. 10

15

20

間のソース電流は(2/3)* I_o となり、基準信号Ref1、Ref2がハイの期間のシンク電流は I_o となる。位相誤差信号Error1、Error2のパルス幅(3/2)*Tに、ソース電流(2/3)* I_o を乗じたソース電荷量 $T*I_o$ と、基準信号Ref1、Ref2のパルス幅Tにシンク電流 I_o を乗じたソース電荷量 $T*I_o$ を等しくすることができる。このようにして、位相が合った状態で容量C1を出入りする電荷量を釣り合わせることができる。

図9に、本発明の第2の実施形態にかかるチャージポンプ回路を示す。チャージポンプ回路CP_nは、図8に示した第1の実施形態にかかるチャージポンプ回路CP_nの電流源Ip1をPMOSトランジスタQP1に、電流源Ip2をPMOSトランジスタQP2に、電流源In1をNMOSトランジスタQN6に、電流源In2をNMOSトランジスタQN5に置き換えた回路である。トランジスタQP1、QN6は、トランジスタQP4、QN8で構成されるカレントミラー回路により制御用入力電圧v1で制御され、共通の電流Ioを流す。トランジスタQP2、QN5は、トランジスタQP3、QN7で構成されるカレントミラー回路により制御用入力電圧v2で制御され、共通の電流k*Ioを流す。

制御用の入力電圧v1、v2は、外部から任意の電圧を設定することができる。 25 このようにして、チャージポンプ回路CP_nのソース電流とシンク電流の電流 比kを、任意に設定することができる。したがって、位相が合った状態の位相誤 差信号Error1、Error2と基準信号Ref1、Ref2のパルス幅比を、外部電圧v1、v2により(1/k)に変えることができる。すなわち、位相誤差がゼロのときに、データ信号Dinとクロック信号CK1の位相関係を調整することができる。これにより、図4に示したように、位相比較回路の出力である位相誤差信号Error1、Error2のパルス幅を、1.5*Tから例えば1.3*T等に調整することができる。図5Cに示したクロック信号CK1(CK2)の位相が遅れた場合であっても、位相誤差がさらに大きな範囲まで高精度に位相比較を行うことができる。

なお、両相単相電圧変換回路DSCは、一般的なオペアンプを用いた加算回路 で構成することができ、電圧制御発振回路VCOは、一般的なLC発振回路、リングオシレータ回路で構成することができる。また、ループフィルタLOFは、上述した両相ループフィルタを用いることなく、単相のチャージポンプと単相のフィルタとボルテージフォロア回路を用いて構成することもできる。

15

15

請求の範囲

- 1. 入力されたデータ信号の単位時間幅の2倍の周期を有するクロック信号で 動作する位相比較回路において、
- 5 第1のラッチ回路と第2のラッチ回路に前記データ信号を入力し、前記第1の ラッチ回路は第1のクロック信号でラッチを行い、前記第2のラッチ回路は前記 第1のクロック信号の反転クロックである第2のクロック信号でラッチを行い、

前記第1のラッチ回路の出力を第3のラッチ回路に入力し、前記第2のラッチ 回路の出力を第4のラッチ回路に入力し、前記第3のラッチ回路は前記第2のクロック信号でラッチを行い、前記第4のラッチ回路は前記第1のクロック信号でラッチを行い、

前記第2のラッチ回路の出力と前記第3のラッチ回路の出力との間の排他的論理和を第1の位相誤差信号とし、前記第1のラッチ回路の出力と前記第4のラッチ回路の出力との間の排他的論理和を第2の位相誤差信号としたことを特徴とする位相比較回路。

- 2. 前記第2のラッチ回路の出力を第1の遅延回路に接続し、該第1の遅延回路の出力と前記第3のラッチ回路の出力との間の排他的論理和を前記第1の位相誤差信号とし、
- 20 前記第1のラッチ回路の出力を第2の遅延回路に接続し、該第2の遅延回路の 出力と前記第4のラッチ回路の出力との間の排他的論理和を前記第2の位相誤差 信号としたことを特徴とする請求項1に記載の位相比較回路。
- 3. 入力されたデータ信号の単位時間幅の2倍の周期を有するクロック信号で 25 動作する位相比較回路において、

前記データ信号の遷移点と第1のクロック信号の立ち上がりエッジとの間の位

相差をパルス幅として表す第1の位相誤差信号と、

前記データ信号の遷移点と前記第1のクロック信号の反転クロックである第2 のクロック信号の立ち上がりエッジとの間の位相差をパルス幅として表す第2の 位相誤差信号とを出力することを特徴とする位相比較回路。

5

- 4. 前記第1の位相誤差信号のパルス幅の増減を判別するために、前記データ信号において連続する2つのデータの間で遷移が生じた場合に、前記第2のクロック信号の立ち上がりエッジから前記第1のクロック信号の立ち上がりエッジまでの時間幅を有する第1の基準信号と、
- 10 前記第2の位相誤差信号のパルス幅の増減を判別するために、前記データ信号 において連続する2つのデータの間で遷移が生じた場合に、前記第1のクロック 信号の立ち上がりエッジから前記第2のクロック信号の立ち上がりエッジまでの 時間幅を有する第2の基準信号を出力することを特徴とする請求項3に記載の位 相比較回路。

15

20

5. 入力されたデータ信号の単位時間幅の2倍の周期を有するクロック信号で 動作する位相比較回路において、

前記データ信号の遷移点と前記クロック信号の遷移点との間の位相差をパルス幅として表す位相誤差信号のパルス幅を、前記データ信号の単位時間幅だけ伸長することを特徴とする位相比較回路。

6. 偶数番目の前記データ信号の遷移点と前記クロック信号の立ち上がりエッジとの間の位相差をパルス幅として表す第1の位相誤差信号と、

奇数番目の前記データ信号の遷移点と前記クロック信号の立ち下がりエッジと 25 の間の位相差をパルス幅として表す第2の位相誤差信号とを出力することを特徴 とする請求項5に記載の位相比較回路。

- 7. 位相比較回路と、チャージポンプ回路と、ループフィルタとを含み、入力されたデータ信号の単位時間幅の2倍の周期を有するクロック信号で動作するC DR回路において、
- 前記位相比較回路は、前記データ信号の遷移点と前記クロック信号の立ち上がりエッジとの間の位相差をパルス幅として表す第1の位相誤差信号と、前記データ信号の遷移点と前記クロック信号の立ち下がりエッジとの間の位相差をパルス幅として表す第2の位相誤差信号とを出力し、前記データ信号において連続する2つのデータの間で遷移が生じた場合に、前記クロック信号の立ち下がりエッジから前記クロック信号の立ち上がりエッジまでの時間幅を有する第1の基準信号と、前記クロック信号の立ち上がりエッジから前記クロック信号の立ち下がりエッジまでの時間幅を有する第2の基準信号とを出力し、

前記チャージポンプ回路は、前記第1の位相誤差信号と前記第1の基準信号と を入力する第1のチャージポンプ回路と、前記第2の位相誤差信号と前記第2の 基準信号とを入力する第2のチャージポンプ回路とを含み、

前記第1および第2の位相誤差信号に応じて前記ループフィルタに流し込むソース電流と、前記第1および第2の基準信号に応じて前記ループフィルタに流し込むシンク電流とは、前記データ信号と前記クロック信号との位相が合った状態において等しくなるように構成されていることを特徴とするCDR回路。

20

15

8. 前記チャージポンプ回路は、前記ソース電流と前記シンク電流との比を調整するために、外部電圧により制御される電流供給手段を含むことを特徴とする 請求項7に記載のCDR回路。 **WO** 2004/079907

補正書の請求の範囲

[2004年8月18日(18.08.04)国際事務局受理: 新しい請求の範囲 9-12が加えられた。他の請求の範囲は変更なし。(2頁)]

- 7. 位相比較回路と、チャージポンプ回路と、ループフィルタとを含み、入力 されたデータ信号の単位時間幅の2倍の周期を有するクロック信号で動作する CDR回路において、
- 前記位相比較回路は、前記データ信号の遷移点と前記クロック信号の立ち上がりエッジとの間の位相差をパルス幅として表す第1の位相誤差信号と、前記データ信号の遷移点と前記クロック信号の立ち下がりエッジとの間の位相差をパルス幅として表す第2の位相誤差信号とを出力し、前記データ信号において連続する2つのデータの間で遷移が生じた場合に、前記クロック信号の立ち下がりエッジから前記クロック信号の立ち上がりエッジまでの時間幅を有する第1の基準信号と、前記クロック信号の立ち上がりエッジから前記クロック信号の立ち下がりエッジまでの時間幅を有する第2の基準信号とを出力し、

前記チャージポンプ回路は、前記第1の位相誤差信号と前記第1の基準信号と を入力する第1のチャージポンプ回路と、前記第2の位相誤差信号と前記第2の 基準信号とを入力する第2のチャージポンプ回路とを含み、

前記第1および第2の位相誤差信号に応じて前記ループフィルタに流し込む ソース電流と、前記第1および第2の基準信号に応じて前記ループフィルタに流 し込むシンク電流とは、前記データ信号と前記クロック信号との位相が合った状 態において等しくなるように構成されていることを特徴とするCDR回路。


20

5

10

15

- 8. 前記チャージポンプ回路は、前記ソース電流と前記シンク電流との比を調整するために、外部電圧により制御される電流供給手段を含むことを特徴とする 請求項7に記載のCDR回路。
- 25 9. (追加)入力されたデータ信号の単位時間幅の2倍の周期を有するクロック信号で動作する位相比較回路において、



前記データ信号の遷移点と前記クロック信号の遷移点との間の位相差をパルス幅として表す位相誤差信号のパルス幅を、任意の時間幅だけ伸長することを特徴とする位相比較回路。

5 10. (追加)位相比較回路と、チャージポンプ回路と、ループフィルタとを含み、入力されたデータ信号の単位時間幅の2倍の周期を有するクロック信号で動作するCDR回路において、

前記位相比較回路は、前記データ信号の遷移点と前記クロック信号の遷移点との間の位相差をパルス幅として表す位相誤差信号のパルス幅を、任意の時間幅だけ伸 10 長し、前記チャージポンプ回路に出力することを特徴とするCDR回路。


11. (追加)入力されたデータ信号の単位時間幅の自然数倍の周期を有するクロック信号で動作する位相比較回路において、


前記データ信号の遷移点と前記クロック信号の遷移点との間の位相差をパルス 15 幅として表す位相誤差信号のパルス幅を、任意の時間幅だけ伸長することを特徴と する位相比較回路。

12. (追加) 位相比較回路と、チャージポンプ回路と、ループフィルタとを含み、入力されたデータ信号の単位時間幅の自然数倍の周期を有するクロック信号で動作するCDR回路において、

前記位相比較回路は、前記データ信号の遷移点と前記クロック信号の遷移点との間の位相差をパルス幅として表す位相誤差信号のパルス幅を、任意の時間幅だけ伸長し、前記チャージポンプ回路に出力することを特徴とするCDR回路。

20





徐来妆爺






FIG.3



す.りこと






FIG.6

7/9




FIG.7

8/9





FIG.8



INTERNATIONAL SEARCH REPORT

International application No.

		ECI/UEZ	704/002/14				
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ H03K5/26, H04L7/033, H03L7/08							
According to International Patent Classification (IPC) or to both national classification and IPC							
B. FIELDS SEARCHED.							
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H03K5/26, H04L7/033, H03L7/08							
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1926–1996 Toroku Jitsuyo Shinan Koho 1994–2004 Kokai Jitsuyo Shinan Koho 1971–2004 Jitsuyo Shinan Toroku Koho 1996–2004							
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)							
C. DOCUMENTS CONSIDERED TO BE RELEVANT							
Category*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.				
A	JP 2002-171160 A (NEC Enginee	ering Kabushiki	1-8				
	Kaisha), 14 June, 2002 (14.06.02),						
	Fig. 1	•					
	(Family: none)						
A	JP 2001-144592 A (Fujitsu Ltd	d.),					
	25 May, 2001 (25.05.01), Fig. 4						
	(Family: none)						
A	JP 2000-077990 A (Victor Company Of Japan, Ltd.), 1-8						
	14 March, 2000 (14.03.00), Fig. 1						
·	(Family: none)						
Further do	ocuments are listed in the continuation of Box C.	See patent family annex.					
"A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is		 "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination 					
				"P" document published prior to the international filing date but later than the priority date claimed		being obvious to a person skilled in th "&" document member of the same patent	e art
				Date of the actual completion of the international search		Date of mailing of the international search report	
				03 June, 2004 (03.06.04)		22 June, 2004 (22.	U 6 . U 4)
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer					
		Telephone No.					
Form PCT/ISA/210 (second sheet) (January 2004)							

電話番号 03-3581-1101 内線 3596

国際出願番号 T/JP2004/002714 A. 発明の属する分野の分類(国際特許分類(IPC)) Int. Cl. H03K5/26, H04L7/033, H03L7/08 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int. Cl. H03K5/26, H04L7/033, H03L7/08 日本国実用新案公報 1926-1996年 日本国公開実用新案公報 1971-2004年 日本国登録実用新案公報 1994-2004年 日本国実用新案登録公報 1996-2004年 国際調査で使用した電子データベース(データベースの名称、調査に使用した用語) 関連すると認められる文献 引用文献の 関連する カテゴリー* 請求の範囲の番号 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 2002-171160 A (日本電気エンジニアリング株 Α $1\sim8$ 式会社)、2002.06.14、図1(ファミリー無し) JP 2001-144592 A (富士通株式会社)、200 $1\sim8$ Α 1. 05. 25、図4 (ファミリー無し) JP 2000-077990 A (日本ビクター株式会社)、2 Α $1\sim8$ 000.03.14、図1(ファミリー無し) C燜の続きにも文献が列挙されている。 パテントファミリーに関する別紙を参照。 * 引用文献のカテゴリー の日の後に公表された文献 「A」特に関連のある文献ではなく、一般的技術水準を示す 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの 「X」特に関連のある文献であって、当該文献のみで発明 「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以 日若しくは他の特別な理由を確立するために引用する 文献 (理由を付す) 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの 「O」ロ頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献 国際調査を完了した日 国際調査報告の発送日 22, 6, 2004 03.06.2004 国際調査機関の名称及びあて先 特許庁審査官(権限のある職員) 15 X | 18 1 2 4 日本国特許庁(ISA/JP) 石井 研一 郵便番号100-8915

東京都千代田区霞が関三丁目4番3号